CY7C1568KV解密

 特性

•72 - Mbit密度(4 M x 18,2 M x 36)
•550 MHz时钟,高带宽
为减少2-word破裂•地址总线频率
•双数据率(DDR)接口(传输数据在1100 MHz)在550 MHz
•在2.5时钟周期可用延迟
•两个输入时钟(K,K)为精确的DDR时间
◦静态存储器使用上升只边缘
•Echo时钟(CQ和CQ)简化数据捕获在高速系统
•数据有效pi(QVLD)来表示其他有效数据输出
•更多,看到pdf

功能描述

这个CY7C1568KV18和CY7C1570KV18 1.8 V同步流水线SRAMs配备DDR II +架构。 民主德国II +由SRAM核心与外围电路先进的同步。地址被读和写在交替上升的边缘的输入(K)时钟。