CPLD实现单片机与ISA总线并行通信

　　CPLD实现单片机与ISA总线并行通信

 

　　CPLD是一种复杂的用户可编程逻辑器件，由于采用连续连接结构。这种结构易于预测延时，从而电路仿真更加准确。CPLD是标准的大规模集成电路产品，可用于各种数字逻辑系统的设计。近年来，由于采用先进的集成工艺和大批量生产，CPLD器件成本不断下降，集成密度、速度和性能大幅度提高，一个芯片就可以实现一个复杂的数字电路系统;再加上使用方便的开发工具，使用CPLD器件可以极大地缩短产品开发周期，给设计、修改带来很大方便[1]。本文以ALTERA公司的MAX7000系列为例，实现MCS51单片机与PC104ISA总线的并行通信。采用这种通信方式，数据传输准确、高速，在12MHz晶振的MCS51单片机控制的数据采集系统中，可以满足与PC104ISA总线接口实时通信的要求，通信速率达200Kbps。

　　本系统用CLPD实现单片机与PC104ISA总线接口的并行通信。由于PC104主要完成其它方面的数据采集工作，只是在空闲时才能接收单片机送来的数据，

　　在CPLD部分，由一片MAX7000系列中的EPM7128LSC84来实现，用来完成MCS51与PC104ISA总线接口之间的数据传输、状态查询及延时等待。

 

　　本系统是用ALTERA公司的CPLD开发工具MAX+plusII。它支持多种输入方式，给设计开发提供了极大的方便。系统的主体部分仍是用原理图输入方式。由于库中提供了现在的芯片，所以使用很方便。图2主要完成单片机与ISA接口通信中的数据传输和握手判断。

　　当MCUWR信号有效后，单片机把数据锁存于74LS374(1)中，此时，PCSTATE变为高电平。PC104用STATE信号选通74LS244来判断数据位PCD0是否为高电平，如果为高，说明单片机送来了数据，那么使PCRD有效，从数据存器74LS374(1)中取走数据。此时，PCSTATE变为低电平，单片机通过判断此信号为低电平来判定PC104已取走了数据，可以发下一个数据。

　　当PCWR信号有效后，PC104把数据锁存于74LS374(2)中，此时，INT0变为低电闰，单片机产生外部中断，使MCSRD信号有效，从数据锁存器74LS374(2)中取走装饰，INT0变为高电平。PC104用STATE信号选通74LS244判断数据位PCD1是否为高电平，如果为高电平，说明单片机取走了数据，可以发送下一个数据。

 

　　PC104与单片机进行通信，最关键的就是速度匹配问题。由于PC104的速度快，而单片机的速度较慢，所以，要在PC104的IOCHRDY处插入等待周期，如图3所示。

　　IOCHRDY用来使ISA接口等待5个时钟周期;

　　DLY_D延时输入信号;

　　DLY_CK延时等待时钟信号;

　　DLY_CLR等待清除信号，为开始下一次送数周期作准备;

　　DELAY延时5个时钟周期后的输出信号，作为DLY_CLR信号的输入;

 

　　用CPLD实现单片机与ISA总线接口的并行通信，电路结构简单、体积小，1片CPLD芯片足够，并且控制方便，实时性强，通信效率高。本设计方法已成功地应用于作者开发的各种数据采集系统中，用作单片机与PC104之间的并行数据通信，效果非常理想。