TI推出KeyStone II架构助力多内核技术发展

TI推出KeyStone II架构助力多内核技术发展

 

　　德州仪器(TI)宣布对其曾获奖的KeyStone多内核架构进行重要升级，从而为集信号处理、网络、安全和控制功能于一体的高性能28nm器件进入崭新发展时代铺平了道路。TI可扩展KeyStoneII架构支持TMS320C66x数字信号处理器(DSP)系列内核以及多高速缓存同步的四通道ARMCortex?-A15集群，包含多达32个DSP和RISC内核，可需要高性能和低功耗应用领域的理想选择。基于KeyStone架构的器件专为通信基础设施、任务关键型应用、测试与自动化、医疗影像以及高性能云计算等高性能市场而精心优化。

 

　　ARM公司市场营销执行副总裁LanceHowarth指出：“网络运营商和OEM厂商纷纷面临着更加严峻的挑战，他们需要使用更节能和更紧凑的平台提供具有更高带宽的网络基础设施。TI业界领先的高可扩展性多内核平台采用Cortex-A15处理器，它的推出将大大缓解这一挑战，使OEM厂商能够交付新一代节能网络基础设施解决方案。”

 

　　与TI40nmKeyStone多内核DSP和片上系统(SoC)相比，KeyStoneII器件可为开发人员提供两倍以上的容量和性能，并可大幅改善功耗性能比。TIKeyStoneII架构可为TeraNet、多内核导航器以及多内核共享存储控制器(MSMC)等SoC结构组件提供容量扩展。这种扩展使开发人员能够充分利用ARMRISC内核、DSP内核以及增强型AccelerationPacs等所有处理组件的功能。通过添加四通道ARMCortex-A15集群，KeyStoneII中的RISC处理能力获得了大幅提升，在实现超高性能的同时，功耗仅为传统RISC内核的一半。这种巨大的性能突破将帮助开发人员构建出高性能的“绿色”网络基础设施设备。

 

　　KeyStoneII最初针对即将推出的面向无线基础设施应用的28nm器件。这种架构不仅可提供丰富的硬件AccelerationPacs，实现多标准层一基带功能，而且还能为层二、层三以及传输功能提供更高的网络和安全加速性能。

 

　　AccelerationPacs专门针对自动化操作而精心设计，能够最大限度减少DSP或ARM内核的干预，进而减少时延。此外，KeystoneII的多内核导航器也得到了增强，可提供16K硬件队列、100万个描述符和内置硬件智能，用以实现调度及负载平衡。该架构包含具有2.8Tbps交换容量的增强型共享存储器控制器，可实现对共享内、外部存储器的低时延存取，另外其还采用2.2TbpsTeraNet交换结构，能在所有片上处理元件和资源之间实现业界领先的无阻塞数据移动。上述特性相结合，可为异构网络解决方案带来全面的多内核增强性。

 

　　除了KeyStoneII多内核架构外，TI还宣布推出了业界首款KeyStoneII器件TMS320TCI6636。TCI6636SoC包括首款最高速的四通道ARMCortex-A15RISC处理器，从而可为无线基站开发人员带来两倍以上的容量和超高性能，而功耗仅为传统RISC内核的一半。此外，其还采用28nm硅芯片工艺技术，用以集成一系列处理单元，其中包括8个TI定点和浮点TMS320C66xDSP系列内核及增强型数据包、安全和无线AccelerationPacs等。上述处理单元与性能卓越的层一、层二、层三和传输处理功能以及运行维护和控制处理功能相结合，能够显著降低系统成本和功耗，从而可开发出成本更低、更绿色环保的基站。